<pre id="adudm"><nav id="adudm"></nav></pre>

<span id="adudm"><output id="adudm"><nav id="adudm"></nav></output></span>
    <span id="adudm"><output id="adudm"></output></span>
    1. <legend id="adudm"></legend>
      <cite id="adudm"></cite>

      1. <legend id="adudm"></legend>

          位置:51電子網 » 企業新聞

          XC2C256-7VQG100C

          發布時間:2019/8/5 9:35:00 訪問次數:41 發布企業:深圳市旺財半導體有限公司

          編程邏輯器件XC2C256-7VQG100C行業最佳0.18微米CMOS CPLD -有效邏輯合成優化架構-多電壓I/O操作-1.5 v至3.3 v•高級系統功能-最快的在系統編程·1.8 v ISP使用IEEE 1532 (JTAG)接口-動態重新配置(傳遞)——IEEE1149.1 JTAG邊界掃描測試——編程邏輯器件XC2C256-7VQG100C可選施密特觸發輸入(每針)——多個I / O銀行所有的設備——無與倫比的低功率管理··DataGATE外部信號控制,靈活的時鐘模式可選DualEDGE觸發寄存器·時鐘分頻器(÷2、4、6、8、10、12、14、16)·CoolCLOCK——編程邏輯器件XC2C256-7VQG100C全球信號與宏單元選項控制每宏單元··多個全局時鐘相位選擇多個全球產出使·編程邏輯器件XC2C256-7VQG100C全球時鐘設置/重置-豐富的產品詞,輸出啟用和設置/重置-有效控制時鐘,輸出啟用和設置/重置為每個宏單元和共享函數塊-先進的設計安全排水明溝輸出選擇有線或和LED驅動——可選bus-hold選擇I/O引腳上的3態或弱上拉-未使用I/Os上可選的可配置理由-所有部件上兼容1.5V、1.8V、2.5V和3.3V邏輯電平的混合I/O電壓

          - SSTL2_1、SSTL3_1和HSTL_1在128個宏單元和更密集的設備上-熱插拔•PLA架構-優越的pinout保留- 100%產品術語可路由性跨功能塊•廣泛的包可用性,包括細間距:-芯片規模封裝(CSP) BGA,細線BGA, TQFP, PQFP, VQFP,和QFN包——Pb-free可供所有包•設計輸入/驗證使用Xilinx和行業標準CAE工具•自由軟件支持所有密度使用Xilinx®WebPACK™工具•業界領先的非易失性0.18微米CMOS工藝- 1000項目/消除周期保證保證20年數據保留家庭概述Xilinx CoolRunner™——CPLD實現相關的高速度和易用性XC9500 / XL十五CPLD家庭的極低功率多功能性XPLA3家族位于單個CPLD中。這意味著完全相同的部件可以用于高速數據通信/計算系統和領先的便攜式產品,并具有系統編程的額外好處。低功耗和高速運行結合成一個單一的家庭,易于使用和成本效益。時鐘技術和其他節能功能擴展了用戶的電力預算。從Xilinx ISE®4.1i WebPACK工具開始支持設計特性。更多細節可以在進一步閱讀的第14頁找到。表1顯示了CoolRunner-II CPLD系列的宏單元容量和關鍵計時參數


          相關新聞

          相關型號



          日日夜夜鲁