<pre id="adudm"><nav id="adudm"></nav></pre>

<span id="adudm"><output id="adudm"><nav id="adudm"></nav></output></span>
    <span id="adudm"><output id="adudm"></output></span>
    1. <legend id="adudm"></legend>
      <cite id="adudm"></cite>

      1. <legend id="adudm"></legend>

          位置:51電子網 » 企業新聞

          IS61NLP25618A-200TQLI

          發布時間:2019/8/5 11:57:00 訪問次數:51 發布企業:深圳市旺財半導體有限公司

          IS61NLP12832A IS61NLP12836A / IS61NVP12836A IS61NLP25618A / IS61NVP25618A特性

          存儲器IS61NLP25618A-200TQLI•100%總線利用率•之間沒有等待周期讀寫•內部山頂的寫周期•存儲器IS61NLP25618A-200TQLI單個字節寫控制•單一R / W(讀/寫)控制銷•時鐘控制,注冊地址、數據和控制•交叉或線性破裂順序控制使用模式輸入•三個芯片使簡單的深度發展和解決流水線•斷電模式•通用數據輸入和數據輸出•CKE銷,使時鐘和停止作業100 -銷TQFP•電平,·電源:NVP: VDD 2.5V(±5%),VDDQ 2.5V(±5%)NLP: VDD 3.3V(±5%),VDDQ 3.3V/2.5V(±5%描述存儲器IS61NLP25618A-200TQLI

          4 Meg 'NLP/NVP'系列產品具有高速、存儲器IS61NLP25618A-200TQLI低功耗同步靜態ram,旨在為網絡和通信應用程序提供一個穩定、高性能、無等待狀態的設備。它們由32位128K字、36位128K字和18位256K字組成,采用ISSI先進的CMOS技術制造。結合“不等待”狀態特性,當總線從讀切換到寫或從寫切換到讀時,將消除等待周期。該裝置集成了一個2位突發計數器,高速SRAM核心,高驅動能力輸出到一個單一的單片機。所有通過寄存器的同步輸入都由一個正邊觸發的單時鐘輸入控制。當時鐘啟用時,可能會掛起操作并忽略所有同步輸入,CKE值很高。在這種狀態下,內部設備將保存它們以前的值。所有讀、寫和取消選擇循環都由ADV輸入發起。當ADV高時,內部突發計數器增加。新的外部地址可以加載時,ADV低。寫周期在內部是自動計時的,它是由時鐘輸入的上升沿和我們處于低電平時啟動的。單獨的字節允許寫入單獨的字節。突發模式pin (mode)定義突發序列的順序。當系高時,選擇交錯爆破序列。當綁定較低時,選擇線性突發序列。


          相關新聞

          相關型號



          日日夜夜鲁